다른 레지스터 사양 소스를 사용하는 소프트웨어, 하드웨어 및 검증 팀의 문제에 직면했습니까? 엔지니어가 레지스터 사양을 잘못 해석하여 개발 일정에 영향을 미쳤습니까? 전 세계에 분산된 팀과 단기 시장 창을 통해 SoC / IP 개발 주기를 가속화하고 검증을 확신할 수 있는 다양한 방법을 찾고 있습니까?  
 
3월 2일부터 5일까지 DoubleTree 호텔의 DVCON (booth # 801)에서 IP-XACT, System RDL, Yaml과 같은 형식을 사용하여 HSI (골든 하드웨어 소프트웨어 인터페이스)를 쉽게 지정할 수 있는 방법을 소개합니다. GUI, MS Word, Excel 등 다양한 개발 팀을 위한 UVM 테스트 벤치, RTL (Verilog, VHDL, 시스템 Verilog), 시스템 C, C 헤더, ​​HTML, PDF와 같은 많은 출력을 자동으로 생성합니다.
 
또한 ARV 및 ISequenceSpec을 사용하여 모든 팀에서 HSI를 확인하는 데 사용할 수 있는 공통 시퀀스 세트를 작성하여 레지스터 인터페이스를 자동화하고 확인하는 방법을 보여줍니다.

팀이 개발 주기를 가속화할 수 있도록 SoC Enterprise를 사용하여 모듈을 조립하여 최상위 수준을 생성 한 다음 Specta-AV를 사용하여 테스트 시퀀스를 생성하여 테스트 벡터와 함께 UVM 테스트 벤치를 생성하는 방법을 소개합니다. 

For more details click here.

Workshop: 

SystemRDL에서 PSS로 – 기본에서 프로로 
3월 5일 오후 1시 – 오후 2시 30분

룸-몬테레이 / 카르 메 l 

Poster Presentation:

 다양한 버스 프로토콜을 위한 CDC 구현의 주요 문제점  

Demos at DVCon   

• SoC Enterprise : SoC  생성기 및 어셈블러
• ARV-C : SoC 가상 프로토 타입 및 검증 환경 생성
• SLIP-G : 표준 IP 생성기 라이브러리
• Specta-AV : IP 용 자동 UVM 테스트 벤치 생성기
• IDS-NG : 기계 언어 기반 시퀀스 감지 기능이 있는 차세대 레지스터 사양 생성기

  Schedule Meeting

About AGNISYS

Agnisys Inc.는 시스템 개발을 위한 복잡한 설계 및 검증 문제를 해결하기 위한 Electronic Design Automation(EDA) 소프트웨어의 선도적인 공급 업체입니다. 이 제품을 통해 하드웨어, 소프트웨어 및 검증 팀은 SoC (system-on-chip) 및 지적 재산권 (IP) 설계를 위한 HSI (하드웨어 소프트웨어 사양)를 설명하고 모든 팀에 대해 원하는 출력을 생성하며 모든 플랫폼에서 HSI를 검증할 수 있습니다 -하드웨어, 소프트웨어, FPGA 및 실리콘. 특허를 받은 기술을 기반으로 하는 이 제품을 사용하면 설계 팀이 효율적으로 협업하면서 시스템 설계 및 검증 오류를 제거함으로써 개발 주기를 크게 줄일 수 있습니다.

2007년에 설립된 Agnisys는 매사추세츠 주 보스턴에 있으며 미국과 인도에 R& D 센터가 있습니다.